CIDO Processos selectius

1 plaça d'Enginyer de prototipat FPGA (RE2)

Identificador

20191106O53

Expedient

211_19_CS_CAOS_RE2

Finalització de presentació de sol·licituds

15/11/2019 - La vacant romandrà oberta fins que es contracti un candidat adequat

Tipus de personal

Laboral temporal

Grup de titulació o assimilat

A1 - Grau universitari (correspondència amb llicenciatures)

Titulació requerida

Enginyeria en electrònica, informàtica o telecomunicacions

Altres requisits

Bon nivell d'anglès / Experiència prèvia

Matèries

Enginyeria de telecomunicacions, Enginyeria sense especificar, Informàtica

Observacions

Contracte fins a l'abril de 2022 renovable

Web de l'ens convocant

https://www.bsc.es/ca/uneix-te/oportunitats-de-feina

Data de publicació	Butlletí	Núm.	Descripció	Més informació
06/11/2019	TA	0	Bases específiques. Convocatòria